LPC824掉电模式的寄存器配置是什么意思？ (SYST_CSR, 0xE000 E010

perdip

__IOM uint32_t AIRCR;                  /*!< Offset: 0x00C (R/W)  Application Interrupt and Reset Control Register */
  __IOM uint32_t SCR;                    /*!< Offset: 0x010 (R/W)  System Control Register */
  __IOM uint32_t CCR;                    /*!< Offset: 0x014 (R/W)  Configuration Control Register */
        uint32_t RESERVED1;
  __IOM uint32_t SHP[2U];                /*!< Offset: 0x01C (R/W)  System Handlers Priority Registers. [0] is RESERVED */
  __IOM uint32_t SHCSR;                  /*!< Offset: 0x024 (R/W)  System Handler Control and State Register */


#define SCS_BASE            (0xE000E000UL)                            /*!< System Control Space Base Address */
#define SysTick_BASE        (SCS_BASE +  0x0010UL)                    /*!< SysTick Base Address */
#define NVIC_BASE           (SCS_BASE +  0x0100UL)                    /*!< NVIC Base Address */
#define SCB_BASE            (SCS_BASE +  0x0D00UL)                    /*!< System Control Block Base Address */

#define SCB                 ((SCB_Type       *)     SCB_BASE      )   /*!< SCB configuration struct */
#define SysTick             ((SysTick_Type   *)     SysTick_BASE  )   /*!< SysTick configuration struct */
#define NVIC                ((NVIC_Type      *)     NVIC_BASE     )   /*!< NVIC configuration struct */

#define SCB_SCR_SLEEPDEEP_Pos               2U                                            /*!< SCB SCR: SLEEPDEEP Position */
#define SCB_SCR_SLEEPDEEP_Msk              (1UL << SCB_SCR_SLEEPDEEP_Pos)                 /*!< SCB SCR: SLEEPDEEP Mask */

下面这句什么意思呢？
/* Configure ARM to only allow enabled IRQ's to wake us up */
    SCB->SCR &= ~(SCB_SCR_SEVONPEND_Msk);

toofree

0：只有被使能的中断或事件能够唤醒处理器，未使能的中断不包括在内（即未使能的中断不能唤醒处理器）。
/* Configure ARM to only allow enabled IRQ's to wake us up */
注释的就是上面的意思。配置ARM只允许被使能中断唤醒。

perdip

toofree 发表于 2017-1-18 12:23
0：只有被使能的中断或事件能够唤醒处理器，未使能的中断不包括在内（即未使能的中断不能唤醒处理器）。
/ ...

typedef struct
{
  __IM  uint32_t CPUID;                  /*!< Offset: 0x000 (R/ )  CPUID Base Register */
  __IOM uint32_t ICSR;                   /*!< Offset: 0x004 (R/W)  Interrupt Control and State Register */
#if (__VTOR_PRESENT == 1U)
  __IOM uint32_t VTOR;                   /*!< Offset: 0x008 (R/W)  Vector Table Offset Register */
#else
        uint32_t RESERVED0;
#endif
  __IOM uint32_t AIRCR;                  /*!< Offset: 0x00C (R/W)  Application Interrupt and Reset Control Register */
  __IOM uint32_t SCR;                    /*!< Offset: 0x010 (R/W)  System Control Register */
  __IOM uint32_t CCR;                    /*!< Offset: 0x014 (R/W)  Configuration Control Register */
        uint32_t RESERVED1;
  __IOM uint32_t SHP[2U];                /*!< Offset: 0x01C (R/W)  System Handlers Priority Registers. [0] is RESERVED */
  __IOM uint32_t SHCSR;                  /*!< Offset: 0x024 (R/W)  System Handler Control and State Register */
} SCB_Type;

这里的定义怎么是 0x10 呢

toofree

perdip 发表于 2017-1-18 13:37
typedef struct
{
  __IM  uint32_t CPUID;                  /*!< Offset: 0x000 (R/ )  CPUID Base Reg ...

这不是定义，这是偏移地址，4字节一个单元。
以SCB_Type为基地址的结构体，偏地址0x10就是对应SCR的地址，这个地址的读写，也自然就是对相应寄存器读写了。

perdip

toofree 发表于 2017-1-18 12:23
0：只有被使能的中断或事件能够唤醒处理器，未使能的中断不包括在内（即未使能的中断不能唤醒处理器）。
/ ...

这个地址 文档上不是偏移到D10吗？
怎么是10