爱板网论坛

查看: 1982|回复: 0

[经验] verilog中的缩位运算符|是不是很占逻辑资源?

[复制链接]

主题

好友

3245

积分

状元

  • TA的每日心情
    慵懒
    2017-8-16 13:57
  • 签到天数: 738 天

    连续签到: 1 天

    [LV.9]以坛为家II

    发表于 2014-6-7 16:54:16 |显示全部楼层
    如题,有个工程,
    定义了如下变量:
    reg [47:0]   index;
    然后代码里面有如下比较判断

    if(|index) begin
    ...
    end


    这种情况下,编译结果是LE使用了4648,
    而将判断条件里面的内容稍微改动一下,如下:

    if(index>0) begin
    ...
    end

    编译结果居然只需要使用LE:4527,差值达到了

    4648-4527=121个,很吓人啊。

    请各位大虾科普一下这个问题,谢谢!

    回复

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    关闭

    站长推荐上一条 /3 下一条

    手机版|爱板网

    GMT+8, 2018-9-19 17:54 , Processed in 0.308195 second(s), 12 queries , MemCache On.

    ICP经营许可证 苏B2-20140176  苏ICP备14012660号-5   苏州灵动帧格网络科技有限公司 版权所有.

    苏公网安备 32059002001056号

    Powered by Discuz!

    返回顶部