查看: 124|回复: 0

[原创] 锆石 A4】2输入与非门程序设计

[复制链接]

129

主题

4

好友

4795

积分

状元

Rank: 6Rank: 6

  • TA的每日心情
    开心
    前天 21:58
  • 签到天数: 528 天

    [LV.9]以坛为家II

    发表于 2016-8-24 22:22:26 |显示全部楼层
    接上一篇帖子
    锆石 A4 FPGA开发板-【锆石 A4】2选1数据选择器设计-爱板网论坛 - 电子工程师学习交流园地 http://www.eeboard.com/bbs/thread-48877-1-1.html
    之前通过原理图完成2输入与非门设计,下面直接使用Verilog语言完成设计。
    接下来开始第一个实例,新建工程,选择目录,器件,“finish”完成。使用Verilog设计文件,file下新建Verilog设计文件,程序编辑如下
    4.JPG

    编译通过,分析综合,有一个逻辑单元,3个管脚
    3.JPG

    新建波形文件,设置激励输入信号
    6.JPG

    功能仿真和时序仿真,不知道为什么时序仿真我这边出来无延迟
    7.JPG

    引脚分配
    8.JPG

    原理图设计见
    锆石 A4 FPGA开发板-锆石 A4】2输入与非门设计-爱板网论坛 - 电子工程师学习交流园地 http://www.eeboard.com/bbs/thread-48849-1-1.html
    回复

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    关闭

    站长推荐上一条 /5 下一条


    手机版|爱板网 |网站地图  

    GMT+8, 2016-12-10 11:02 , Processed in 0.113996 second(s), 11 queries , Memcache On.

    苏公网安备 32059002001056号

    Powered by Discuz!

    回顶部