查看: 112|回复: 0

[讨论] 快点PCB∣多层PCB设计时的EMI问题怎么办?

[复制链接]

33

主题

1

好友

440

积分

秀才

Rank: 3Rank: 3

  • TA的每日心情
    无聊
    2016-11-30 14:59
  • 签到天数: 28 天

    [LV.4]偶尔看看III

    发表于 2016-9-2 11:10:20 |显示全部楼层
    解决EMI问题的办法很多,现代的EMI抑制方法包括:利用EMI抑制涂层、选用合适的EMI抑制零配件和EMI仿真设计等。

    本文从最基本的PCB布板出发,讨论PCB分层堆叠在控制EMI辐射中的作用和设计技巧。

     电源汇流排
         在 IC的电源引脚附近合理地安置适当容量的电容,可使IC输出电压的跳变来得更快。然而,问题并非到此为止。由于电容呈有限频率响应的特性,这使得电容无法 在全频带上生成干净地驱动IC输出所需要的谐波功率。除此之外,电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降,这些瞬态电压就是主要的共 模EMI干扰源。我们应该怎么解决这些问题?

      就我们电路板上的IC而言,IC周围的电源层可以看成是优良的高频电容器,它可以收集为干净输出提供高频能量的分立电容器所泄漏的那部份能量。此外,优良的电源层的电感要小,从而电感所合成的瞬态信号也小,进而降低共模EMI。

      当然,电源层到IC电源引脚的连线必须尽可能短,因为数位信号的上升沿越来越快,最好是直接连到IC电源引脚所在的焊盘上,这要另外讨论。

      为了控制共模EMI,电源层要有助于去耦和具有足够低的电感,这个电源层必须是一个设计相当好的电源层的配对。有人可能会问,好到什么程度才算好?问题的答 案取决于电源的分层、层间的材料以及工作频率(即IC上升时间的函数)。通常,电源分层的间距是6mil,夹层是FR4材料,则每平方英寸电源层的等效电 容约为75pF。显然,层间距越小电容越大。

      上升时间为100到300ps的器件并不多,但是按照目前IC的发展速度,上升 时间在100到300ps范围的器件将占有很高的比例。对于100到300ps上升时间的电路,3mil层间距对大多数应用将不再适用。那时,有必要采用 层间距小于1mil的分层技术,并用介电常数很高的材料代替FR4介电材料。现在,陶瓷和加陶塑料可以满足100到300ps上升时间电路的设计要求。

      尽管未来可能会采用新材料和新方法,但对于今天常见的1到3ns上升时间电路、3到6mil层间距和FR4介电材料,通常足够处理高端谐波并使瞬态信号足够低,就是说,共模EMI可以降得很低。本文给出的PCB分层堆叠设计实例将假定层间距为3到6mil。
    从信号走线来看,好的分层策略应该是把所有的信号走线放在一层或若干层,这些层紧挨着电源层或接地层。对于电源,好的分层策略应该是电源层与接地层相邻,且电源层与接地层的距离尽可能小,这就是我们所讲的“分层"策略。

    PCB堆叠
           4层板
      4层板设计存在若干潜在问题。首先,传统的厚度为62mil的四层板,即使信号层在外层,电源和接地层在内层,电源层与接地层的间距仍然过大。

      如果成本要求是第一位的,可以考虑以下两种传统4层板的替代方案。这两个方案都能改善EMI抑制的性能,但只适用于板上元件密度足够低和元件周围有足够面积(放置所要求的电源覆铜层)的场合。

      第一种为首选方案,PCB的外层均为地层,中间两层均为信号/电源层。信号层上的电源用宽线走线,这可使电源电流的路径阻抗低,且信号微带路径的阻抗也低。从EMI控制的角度看,这是现有的最佳4层PCB结构。第二种方案的外层走电源和地,中间两层走信号。该方案相对传统4层板来说,改进要小一些,层间阻抗和传统的4层板一样欠佳。

      如果要控制走线阻抗,上述堆叠方案都要非常小心地将走线布置在电源和接地铺铜岛的下边。另外,电源或地层上的铺铜岛之间应尽可能地互连在一起,以确保DC和低频的连接性。

      6层板
      如果4层板上的元件密度比较大,则最好采用6层板。但是,6层板设计中某些叠层方案对电磁场的屏蔽作用不够好,对电源汇流排瞬态信号的降低作用甚微。下面讨论两个实例。

      第一例将电源和地分别放在第2和第5层,由于电源覆铜阻抗高,对控制共模EMI辐射非常不利。不过,从信号的阻抗控制观点来看,这一方法却是非常正确的。

      第 二例将电源和地分别放在第3和第4层,这一设计解决了电源覆铜阻抗问题,由于第1层和第6层的电磁屏蔽性能差,差模EMI增加了。如果两个外层上的信号线 数量最少,走线长度很短(短于信号最高谐波波长的1/20),则这种设计可以解决差模EMI问题。将外层上的无元件和无走线区域铺铜填充并将覆铜区接地 (每1/20波长为间隔),则对差模EMI的抑制特别好。如前所述,要将铺铜区与内部接地层多点相联。

      通用高性能6层板设计 一般将第1和第6层布为地层,第3和第4层走电源和地。由于在电源层和接地层之间是两层居中的双微带信号线层,因而EMI抑制能力是优异的。该设计的缺点 在于走线层只有两层。前面介绍过,如果外层走线短且在无走线区域铺铜,则用传统的6层板也可以实现相同的堆叠。

      另一种6层板布局为信号、地、信号、电源、地、信号,这可实现高级信号完整性设计所需要的环境。信号层与接地层相邻,电源层和接地层配对。显然,不足之处是层的堆叠不平衡。

      这 通常会给加工制造带来麻烦。解决问题的办法是将第3层所有的空白区域填铜,填铜后如果第3层的覆铜密度接近于电源层或接地层,这块板可以不严格地算作是结 构平衡的电路板。填铜区必须接电源或接地。连接过孔之间的距离仍然是1/20波长,不见得处处都要连接,但理想情况下应该连接。

      10层板
      由于多层板之间的绝缘隔离层非常薄,所以10或12层的电路板层与层之间的阻抗非常低,只要分层和堆叠不出问题,完全可望得到优异的信号完整性。要按62mil厚度加工制造12层板,困难比较多,能够加工12层板的制造商也不多。

      由于信号层和回路层之间总是隔有绝缘层,在10层板设计中分配中间6层来走信号线的方案并非最佳。另外,让信号层与回路层相邻很重要,即板布局为信号、地、信号、信号、电源、地、信号、信号、地、信号。

      这 一设计为信号电流及其回路电流提供了良好的通路。恰当的布线策略是,第1层沿X方向走线,第3层沿Y方向走线,第4层沿X方向走线,以此类推。直观地看走 线,第1层1和第3层是一对分层组合,第4层和第7层是一对分层组合,第8层和第10层是最后一对分层组合。当需要改变走线方向时,第1层上的信号线应藉 由”过孔"到第3层以后再改变方向。实际上,也许并不总能这样做,但作为设计概念还是要尽量遵守。

      同样,当信号的走线方向变 化时,应该藉由过孔从第8层和第10层或从第4层到第7层。这样布线可确保信号的前向通路和回路之间的耦合最紧。例如,如果信号在第1层上走线,回路在第 2层且只在第2层上走线,那么第1层上的信号即使是藉由“过孔”转到了第3层上,其回路仍在第2层,从而保持低电感、大电容的特性以及良好的电磁屏蔽性能。

      如果实际走线不是这样,怎么办?比如第1层上的信号线经由过孔到第10层,这时回路信号只好从第9层寻找接地平面,回路 电流要找到最近的接地过孔(如电阻或电容等元件的接地引脚)。如果碰巧附近存在这样的过孔,则真的走运。假如没有这样近的过孔可用,电感就会变大,电容要 减小,EMI一定会增加。


    高速PCB设计培训www.eqpcb.com
    关注【快点PCB平台】公众号
    回复

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    关闭

    站长推荐上一条 /6 下一条


    手机版|爱板网 |网站地图  

    GMT+8, 2016-12-8 10:03 , Processed in 0.092241 second(s), 9 queries , Memcache On.

    苏公网安备 32059002001056号

    Powered by Discuz!

    回顶部