查看: 155|回复: 0

[求助] 频率计设计-设计元件包装遇到问题

[复制链接]

129

主题

4

好友

4794

积分

状元

Rank: 6Rank: 6

  • TA的每日心情
    开心
    昨天 21:58
  • 签到天数: 528 天

    [LV.9]以坛为家II

    发表于 2016-9-17 10:33:26 |显示全部楼层
    接上一篇帖子
    锆石 A4 FPGA开发板-【 锆石 A4】ALU设计的几个问题求助-爱板网论坛 - 电子工程师学习交流园地 http://www.eeboard.com/bbs/thread-49111-1-1.html
    参考教材,该频率计由测频时序控制、有时钟使能的计数器及锁存、译码显示电路三部分组成,大体如图
    221954559023066.jpg

    下面是核心电路——2位十进制计数器设计
    新建工程,选择目录,器件,“finish”完成,使用原理图设计文件,原理图设计如下
    4.JPG

    编译通过后保存
    6.JPG

    新建波形文件,激励信号设置如下,功能仿真
    5.JPG

    可见,当enb高电平时开始计数,低电平停止计数;低4位计数器计数到9时向高4位计数器进位。
    就在将该设计包装成一个元件时,选择“Current symbol files for Current fiel”无法选择,导致下一步顶层电路设计无法开展,还请指点,在群里问了一下,说用编程语言输入设计,看了一下确实可以选择该选项,但是为什么原理图不行?老师讲的教材也是可以的
    7.jpg

    回复

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    关闭

    站长推荐上一条 /5 下一条


    手机版|爱板网 |网站地图  

    GMT+8, 2016-12-9 00:17 , Processed in 0.155620 second(s), 11 queries , Memcache On.

    苏公网安备 32059002001056号

    Powered by Discuz!

    回顶部