爱板网论坛

查看: 175|回复: 0

[原创] 原创|PCB设计中高速信号优化的方法

[复制链接]

12

主题

0

好友

131

积分

童生

Rank: 2

  • TA的每日心情
    开心
    5 天前
  • 签到天数: 15 天

    连续签到: 1 天

    [LV.4]偶尔看看III

    发表于 2017-7-18 11:08:06 |显示全部楼层
    以LVDS信号为例,说明PCB设计中高速信号的通常优化方法:
    LVDS(Low Voltage Differential Signaling,低电压差分信号)是一种低摆幅的差分信号技术,它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功耗。
    LVDS信号不仅是差分信号,而且是高速数字信号。因此,对用来传输LVDS的PCB线对必须采取措施,以防止信号在媒质终端发生反射,同时应减少电磁干扰以保证信号的完整性。在PCB布线时需要注意的一些问题如下。
    (1)采用多层板结构形式,由于LVDS信号属于高速信号,故与其相邻的层应为地层,且应对LVDS信号进行屏蔽以防止干扰。对于密度不是很大的板子,在物理空间条件允许的情况下,最好将LVDS信号与其他信号分别入在不同的层。
    (2)控制传输线阻抗,各类差分线的阻抗要求是不同的,根据设计要求,通过阻抗计软件算出差分阻抗和对应的线宽间距,并设置到约束管理器。差分线通过互相耦合来减少共模干扰,在条件许可的情况下要尽可能平行布线,两根线中间不能有过孔或其他信号。差分对需要严格控制相位,所以对内需要严格控制等长。
    (3)遵守紧耦合的原则,当两条差分信号线距离很近时,电流传输方向相反,其磁场相互抵消,电场相互耦合,电磁辐射也要小得多。为减少损耗,高速差分线换层时可以在换层孔的附近添加地过孔。
    (4)走线尽可能地短而直,信号的辐射强度是和信号线的走线长度成正比的,高频的信号引线越长,它就越容易耦合到靠近它的元器件上去。所以对诸如信号的时钟、晶振、DDR的数据、LVDS线、USB线、HDMI线等高频信号线都是要求尽可能的走线越短越好。避免出现太多的拐弯,高频电路布线的引线最好采用全直线,需要转折,拐弯处尽量用45ᵒ或弧线,避免90ᵒ拐弯;这种要求在低频电路中仅仅用于提高铜箔的固着强度,而在高频中,满足这一要却可以减少高频信号对外的发身和相互间的耦合。应尽量减少布线中的过孔数和其他会引起线路不连续性的因素。
    (5)不同差分线对之间的间距不能太小,LVDS对走线方式选择没有限制,微带线和带状线均可,但是必须注意要有良好的参考平面。不同差分线对之间的间距不能太小,至少应大于3~5位的差分线间距。必要时可在不同差分线以对之间加地孔隔离以防止相互间的串扰。
    (6)LVDS信号远离其他信号,对LVDS信号和其他信号,如TTL信呈,最好使用不同的走线层。如果因为设计限制必须使用同一层走线时,LVDS走线和TTL走线的距离应该足够远,至少应大于3~5位的差分线间距。
    (7)LVDS差分信号不可以跨平面分割,尽管两根差分信号互为回流路径,跨平面分割不会割断信号的回流,但是跨平面分割分的传输线会因为缺少参考平面而导致阻抗不连续。
    (8)接收端的匹配电阻要尽量靠近接收引脚,距离要尽量短,接线距离也要尽可能的短。
    (9)控制匹配电阻的精度,使用终端匹配电阻可实现对差分传输线的匹配,其阻值一般在90~130Ω之间。电路也需要用此终端匹配电阻来产生正常工作的差分电压。对于点对点的拓扑,走线的阻抗通常控制在100Ω,但匹配电阻可以根据实际的情况进行调整。
    (10)未使用的引脚处理,所有未使用的LVDS接收器输入引脚悬空,所有未使用的LVDS和TTL输出引脚悬空,所有未使用的TTL发送/驱动器输入和控制/使能引脚接电源或地。


    回复

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    关闭

    站长推荐上一条 /2 下一条

    手机版|爱板网 |网站地图  

    GMT+8, 2017-11-21 14:09 , Processed in 0.384368 second(s), 10 queries , Memcache On.

    苏公网安备 32059002001056号

    Powered by Discuz!

    回顶部