爱板网论坛

查看: 421|回复: 1

[教程] FPGA altera 时钟约束资料

[复制链接]

主题

好友

2710

积分

进士

  • TA的每日心情
    开心
    2014-4-21 09:44
  • 签到天数: 26 天

    连续签到: 1 天

    [LV.4]偶尔看看III

    发表于 2017-7-19 09:45:50 |显示全部楼层

    在设计以太网中继器时,因为没有配置时钟约束,导致中继器工作不正常。


    后面根据手册配置时钟约束解决了此问题。

    Quartus II TimeQuest时序分析器说明书.pdf (397.14 KB, 下载次数: 8)

    回复

    使用道具 举报

    主题

    好友

    3742

    积分

    状元

  • TA的每日心情
    开心
    2017-7-21 12:58
  • 签到天数: 907 天

    连续签到: 2 天

    [LV.10]以坛为家III

    发表于 2017-7-20 14:48:37 |显示全部楼层
    挺好的资料
    回复

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    关闭

    站长推荐上一条 /5 下一条

    手机版|爱板网

    GMT+8, 2018-7-18 11:12 , Processed in 0.069369 second(s), 15 queries , MemCache On.

    ICP经营许可证 苏B2-20140176  苏ICP备14012660号-5   苏州灵动帧格网络科技有限公司 版权所有.

    苏公网安备 32059002001056号

    Powered by Discuz!

    返回顶部