现在的位置: 首页评测>正文

RISC-V与arm强强联手?——VEGAboard,想说爱你不容易

2019年02月14日 作者: 5 3,033+ 0

看到这个标题,肯定有不少明确阵营的拥护者要出来骂粗了,“什么玩意?强强联手?这两个分明是你死我活的争斗状态好吧,”稍安勿躁,先来看看本文怎么说。

平心而论,以分立的角度来看,arm是arm,RISC-V是RISC-V,两家的争斗看似唯有一家倒下才能完结。但这是相对于这两家公司来说的,我们有一点需要明确,这两家公司基本没有属于自己真正意义上的硬件如芯片,都是通过授权等方式去实现自己的市场化。那么问题来了,谁在用这两家的授权IP,怎么用?用户接受度又是如何?这才是这两家争斗以及导向最终什么结果的决定性因素。当然,本文可算是意外中的例外,讲述的是一款放弃仇恨、强强联手,结合了RISC-V以及arm打造的独一无二的芯片以及相应的开发平台VEGAboard。那么,它真的很强吗?

RISC-V & arm强强联手?VEGAboard

对VEGAboard第一眼的印象就是像极了恩智浦的Freedom开发板,开发板板载独特的OpenSDA多功能调试器(开放式嵌入式串行和调试适配器,具有USB存储方式的flash编程下载功能)、兼容Arduino扩展接口,可实现广泛生态、低成本的扩展。但是,这些都不本文要讲的重点,VEGAboard的核心亮点是板载的主控,一款基于4个不同核心的恩智浦RV32M1无线MCU产品,到底有多神奇,接着往下看。

VEGAboard简单来说可以归为几个区块,以恩智浦RV32M1 无线MCU为核心的主控部分,包括了基于主控扩展的两排扩展引脚座,RISC-V JATG调试接口,支持低功耗蓝牙、IEEE 802.15.4标准协议的嵌入式无线通信部分,以及板载的OpenSDA调试器部分,具体的外设接口可以参考下图。

眼尖的同学可能在上图中会发现了一些端倪,板载好多的调试接口,除了板载的MicroUSB OpenSDA调试接口,还包括OpenSDA调试座、ARM SWD调试座、RISC-V JTAG调试座,为何有这么多调试接口?你有这个疑问,那恭喜你,你已经找到这个板子的核心所在了,也就是板载的这颗恩智浦RV32M1主控,这是一颗糅合了RISC-V与arm特征的特殊微控制器,有多特殊?包含了一个ARM Cortex-M4 CPU,一个ARM Cortex-M0+ CPU, 一个RISC-V RI5CY CPU,一个RISC-V ZERO_RISCY CPU,4个核心且每个核心都不同,因此,它需要不同的调试接口对不同的核心就行编程调试,比如像板载的OpenSDA调试器只支持ARM系列的微控制器,所以对于基于RISC-V的核心,你需要额外的诸如J-Link的调试设备,相信看到这,不少工程师会长吁短叹,这是一项增加成本的工程啊。除此之外呢,这颗微控制器还集成了相当大的存储容量,包括1.25MB的Flash以及384 KB SRAM。

文章分页: 1 2 3

发表评论
评论 ( 5 )
收起评论
  • Litthins

    体验过NXP的LPC54114,双核跑起来很有感觉。 😉

    2019年02月14日  18:10:43
    • Teardown

      @Litthins:两个一起跑的还是只能一个一个跑

      2019年02月15日  10:31:36
      • Litthins

        @Teardown:大核先跑,带小核跑,两个一起跑,可以核间通信。

        2019年02月15日  23:19:10
  • Teardown

    网友@Howard的观点:
    第一,RV32M1的目的不是当正式产品来销售的,而是像作者后面说的,为推广RISC-V生态所做的定制芯片。目前芯片只供货给open-isa.org来设计生产VEGAboard,RISC-V社区可以免费申请。访问www.open-isa.org可以了解更多关于VEGAboard的资料。
    第二,RISC-V不是跟着ARM动的提线木偶,两者地位一样。你可以在CM4和Ri5cy中二先一,在cm0+和zero-riscy中二选一。因此,你可以忽略ARM核把VEGAboard当成双RISC-V核的开发板;你也可以忽略RISC-V核,把VEGAboard当成双ARM核的开发板。你也可以当成一个RISC-V和一个ARM的异构芯片开发板。如果你想试试同时跑4个核也可以 。
    第三,open-isa.org计划今年为中国区定制基于RV32M1芯片的开发板,到时openSDA也可以调试RISC-V核,不需要另配个J-Link。开发板也是免费申请的。

    2019年02月19日  08:48:54
    • Litthins

      @Teardown:海外申请的页面是空的,而且第一批申请已经结束,只能先关注着了。

      2019年02月20日  13:18:08

相关文章

RISC-V 为 AI 边缘计算晶片发展锦上添花

壹. RISC-V的简单介绍 RISC-V(念做 Risk-Five)是一种起源于UC Berkeley大学,具有High Quality(高质量)、No license fee(无授权费)、No Royalty(无权利金)等主要特点的RISC ISA(指...

芯原微董事长戴伟民:RISC-V带来新商机,造福两岸IC设计业

台湾RISC-V产业联盟7日召开成立大会,包括上海芯原微电子、晶心科技、嵌译科技、力晶科技以及交通大学等重量级产学人士云集。近年积极发展与推广RISC-V架构的上海芯原微电子董事长、中国RISC...

RISC-V简化了军事/航天设计的创新

从设计的角度来看,ISA解决了最小化功耗、简化物料清单(BOM)成本和优化板空间的需求。SiFive战略技术高级总监迈克尔•凯夫(Michael Cave)表示:“有了RISC-V,当你创建一个集成电路时,你就能做...

西部数据发布基于RISC-V指令集的自研通用架构SweRV

西部数据(Western Digital)近日发布了基于RISC-V指令集的自研通用架构SweRV。SweRV内核是西部数据的几个RISC-V项目之一,作为他们努力引领ISA(指令集架构)及其生态系统的一部分,还是他...

从RISC到RISC-V,挑战?

电子行业或电子类的学生对RISC-V不太陌生,这个词在2018年可谓是霸占了大量的篇幅啊。今天就让我们一起从它的字面意思入手看看这个RISC-V是个“神马玩意”。