【锆石 A4】单口rom简单驱动DA输出正弦波

ihalin

手头刚好有块高速 AD/DA 模块，用锆石A4来驱动他产生正玄波，在手上都快发霉了。
实验：将正玄波数据存储在IP核构建ROM中，从ROM中读出数据，并将数据直接通过并口输出到DA上。、
DA原理图： 使用的是AD9708

现在开始讲解实现这个功能：
在建工程之前先准备一个正玄波的mif文件要用到一个软件来生成
软件Guagle_wave Guagle_wave.7z (190.7 KB, 下载次数: 3)

2016-8-22 10:58 上传

点击文件名下载附件
来生成正玄波
然后建立工程
添加ip核（因为我用的是15的版本）在IP catalog 中找到单口的rom 添加

然后是配置rom了

然后下一步

最后添加之前生成的mif文件


完成。
在编译一下
然后写一个testbench文件进行RTL的仿真
代码：

1. `timescale 1ns/1ns
   
2. `define clk_period 20
   
3. 
   
4. 
   
5. 
   
6. module  rom_sin_tb;
   
7. 
   
8.    reg [7:0]addr;
   
9.         reg clk;
   
10.         
    
11.         wire [7:0]q;
    
12. 
    
13.    integer i;
    
14.         rom_sin rom_sin1(
    
15.                 .address(addr),
    
16.                 .clock(clk),
    
17.                 .q(q)
    
18.         );
    
19. 
    
20.         
    
21.         initial clk = 1;
    
22.         always #(`clk_period/2) clk = ~clk;
    
23.         
    
24.         initial begin
    
25.          addr = 0;
    
26.         for(i=0;i<2550;i=i+1) begin         
    
27.         #`clk_period;
    
28.         addr = addr +1;
    
29.         end
    
30.   #(`clk_period * 500);
    
31.   $stop;
    
32.   end
    
33. endmodule

复制代码

然后全编译一下
仿真：
得到的波形是这样的：

去设置一下q的数据类型是无符号的


然后得到的波形是：

波形上移了，然后去设置一下波形的最大值最小值的   最大254 最小0

然后波形出来了

仿真成功了
然后就是板级验证了：
代码：

1. module rom_sin_top(Clk,DA_Clk,Rst_n,q);
   
2. 
   
3.    input Clk;
   
4.         input Rst_n;
   
5. 
   
6. output DA_Clk;
   
7.         output [7:0]q;
   
8. 
   
9. reg [7:0]addr;
   
10. 
    
11. rom_sin rom_sin2(
    
12.         .address(addr),
    
13.         .clock(Clk),
    
14.         .q(q)
    
15.         );
    
16. 
    
17.   assign DA_Clk = Clk;
    
18.   always@(posedge Clk or negedge Rst_n)
    
19.   if(!Rst_n)
    
20.     addr <= 8'd0;
    
21.         else
    
22.           addr <= addr +1'b1;
    
23. endmodule

复制代码

分配引脚：

最后下载到板子上：


完成