查看: 144|回复: 0

[原创] 【 锆石 A4】4选1数选器设计

[复制链接]

129

主题

4

好友

4795

积分

状元

Rank: 6Rank: 6

  • TA的每日心情
    开心
    前天 21:58
  • 签到天数: 528 天

    [LV.9]以坛为家II

    发表于 2016-9-1 20:11:05 |显示全部楼层
    接上一篇帖子
    锆石 A4 FPGA开发板-【 锆石 A4】2输入与非门程序设计-爱板网论坛 - 电子工程师学习交流园地 http://www.eeboard.com/bbs/thread-48940-1-1.html

    在2选1数选器中介绍了Verilog的三种描述方式,见下帖。本次我们设计4选1数选器,其实就是引用2个2选1数选器
    锆石 A4 FPGA开发板-【 锆石 A4】2输入与非门程序设计-爱板网论坛 - 电子工程师学习交流园地 http://www.eeboard.com/bbs/thread-48940-1-1.html


    新建工程,选择目录,器件,“finish”完成使用Verilog设计文件,file下新建.v设计文件,程序使用如上链接中的第一个程序,行为级描述语言,编译通过后保存。

    再给4选1数选器新建工程,选择目录,器件,“finish”完成使用Verilog设计文件,file下新建.v设计文件,程序如下
    1. module mux4_1
    2. (
    3. P,
    4. S,
    5. F
    6. );
    7. input[3:0] P;
    8. input[1:0] S;
    9. output F;
    10. wire[1:0]mwire;
    11. mux2_1 U1(P[0],P[1],S[0],mwire[0]),
    12.                  U2(P[2],P[3],S[0],mwire[1]),
    13.                  U3(mwire[0],mwire[1],S[1],F);
    14. endmodule               
    复制代码
    U1-U3引用2选一中的模块。后添加2选1的Verilog程序进4选数选器工程,完成如下
    9.JPG

    保存,编译如下
    10.JPG

    使用quartus SIM仿真,功能仿真、时序仿真
    11.JPG

    对比网上找的4选1数选器真值表输出F代替Y,验证没有问题
    14.JPG

    RTL门级电路,单击其中一个模块便可进入其电路
    12.JPG

    双击其中一个模块便可进入其内部电路,如mux2_1:U2单元电路
    7.JPG

    管脚分配
    13.JPG






    回复

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    关闭

    站长推荐上一条 /5 下一条


    手机版|爱板网 |网站地图  

    GMT+8, 2016-12-10 09:08 , Processed in 0.183637 second(s), 11 queries , Memcache On.

    苏公网安备 32059002001056号

    Powered by Discuz!

    回顶部