查看: 140|回复: 0

[原创] 快点PCB原创∣详解信号逻辑电平标准

[复制链接]

33

主题

1

好友

440

积分

秀才

Rank: 3Rank: 3

  • TA的每日心情
    无聊
    2016-11-30 14:59
  • 签到天数: 28 天

    [LV.4]偶尔看看III

    发表于 2016-9-9 11:26:33 |显示全部楼层
    快点PCB大神水一般的男子(行业沉淀20余年,前华为研发部技术高管)在之前已经分享了SI问题之反射、过冲、下冲、振铃、串扰、损耗等干货。
    做SI仿真分析呢,首先需要了解SI问题的基础理论,掌握SI反射、串扰、损耗的成因,然后对于仿真波形需要掌握判断标准,这就需要知晓信号逻辑电平标准的知识了。


          信号的逻辑电平经历了从单端信号到差分信号、从低速信号到高速信号的发展过程。最基本的单端信号逻辑电平为CMOS、TTL,在此基础上随着电压摆幅的降低,出现LVCMOS、LVTTL等逻辑电平,随着信号速率的提升又出现ECL、PECL、LVPECL、LVDS、CML等差分信号逻辑电平。
    1.信号逻辑电平参数概念定义
    逻辑电平是指数字信号电压的高、低电平,相关参数定义如下:
    (1)输入高电平门限Vih保证逻辑门的输入为高电平时所允许的最小输入高电平,当输入电平高于Vih时,则认为输入电平为高电平;
    (2)输入低电平门限Vil:保证逻辑门的输入为低电平时所允许的最大输入低电平,当输入电平低于Vil时,则认为输入电平为低电平;
    (3)输出高电平门限Voh:保证逻辑门的输出为高电平时的输出电平的最小值,逻辑门的输出为高电平时的电平值都必须大于此Voh;
    (4)输出低电平门限Vol:保证逻辑门的输出为低电平时的输出电平的最大值,逻辑门的输出为低电平时的电平值都必须小于此Vol;
    (5)阈值电平Vt:数字电路芯片都存在一个阈值电平,就是电路刚刚勉强能翻转动作时的电平。它是一个介于Vil、Vih之间的电压值;对于CMOS电路的阈值电平,基本上是二分之一的电源电压值,但要保证稳定的输出,则必须要求输入高电平>Vih,输入低电平 < Vil。
    Tips:阈值电平只是用来表征数字电路芯片的特性,实际硬件电路设计过程中具有实际意义的是Vih和Vil。
    对于一般的逻辑电平,Vih、Vil、Voh、Vol以及Vt的关系为:Voh>Vih>Vt>Vil >Vol
    (6)Ioh:逻辑门输出为高电平时的负载电流(为拉电流);
    (7)Iol:逻辑门输出为低电平时的负载电流(为灌电流);
    (8)Iih:逻辑门输入为高电平时的电流(为灌电流);
    (9)Iil:逻辑门输入为低电平时的电流(为拉电流)。
    2.  常见信号逻辑电平参数
    常用的逻辑电平有:TTL、CMOS、ECL、PECL、LVDS、LVPECL、RS232、RS422、RS485、CML、SSTL、HSTL等。
    (1)TTL和CMOS的逻辑电平按典型电压可分为四类:5V系列、3.3V系列、2.5V系列和1.8V系列,3.3V的TTL电平和CMOS电平通常称为LVTTL和LVCMOS;
    (2)RS232/RS422/RS485是串口(UART)的电平标准,RS232是单端输入输出,RS422和RS485是差分输入输出;
    (3)ECL、PECL、LVPECL、LVDS、CML是差分输入输出电平;
    (4)SSTL主要用于DDR存储器,HSTL主要用于QDR存储器;
    电平通常标准参数如下表所示,具体芯片建议参考Datasheet。
    逻辑电平
    Vcc
    Vih
    Vil
    Voh
    Vol
    TTL
    5.0V
    2.0V
    0.8V
    2.4V
    0.5V
    LVTTL
    3.3V
    2.0V
    0.8V
    2.4V
    0.4V
    LVTTL
    2.5V
    1.7V
    0.7V
    2.0V
    0.2V
    LVTTL
    1.8V
    1.17V
    0.63V
    1.35V
    0.45V
    CMOS
    5.0V
    3.5V
    1.5V
    4.45V
    0.5V
    LVCMOS
    3.3V
    2.0V
    0.8V
    2.4V
    0.4V
    LVCMOS
    2.5V
    1.7V
    0.7V
    2.0V
    0.4V
    LVCMOS
    1.8V
    1.17V
    0.63V
    1.35V
    0.45V
    ECL
    0V/Vee=-5.2V
    -1.24V
    -1.36V
    -0.88V
    -1.72V
    PECL
    5V
    3.78V
    3.64V
    4.12V
    3.28V
    LVPECL
    3.3V
    2.27V
    1.68V
    2.27V
    1.68V
    LVPECL
    2.5V
    1.47V
    0.88V
    1.47V
    0.88V
    RS232
    5V
    3.0V
    -3.0V
    5.0V
    -5.0V
    RS485/RS422
    3.3V/5V
    1.9V
    1.8V
    3.3V
    0.3V
    LVDS
    3.3V/5V
    1.252V
    1.249V
    1.252V
    1.249V
    SSTL18
    1.8V
    1.025V
    0.775V
    1.5V
    0.3V
    HSTL18
    1.8V
    0.95V
    0.55V
    1.1V
    0.4V
    CML
    3.3V
    3.3V
    2.9V
    3.3V
    2.9V
    由上表可见,常用的差分信号电平标准LVPECL、LVDS、CML的输入和输出端具有相同的门限参数。这是由产生差分信号的硬件结构决定的,下一期将进行详细说明。

    高速PCB设计培训www.eqpcb.com
    关注【快点PCB平台】公众号
    回复

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    关闭

    站长推荐上一条 /6 下一条


    手机版|爱板网 |网站地图  

    GMT+8, 2016-12-8 06:21 , Processed in 0.184996 second(s), 9 queries , Memcache On.

    苏公网安备 32059002001056号

    Powered by Discuz!

    回顶部