爱板网论坛

查看: 179|回复: 0

[经验分享] PCB设计的超实用技巧(下)

[复制链接]

23

主题

0

好友

244

积分

秀才

Rank: 3Rank: 3

  • TA的每日心情

    2017-9-7 14:47
  • 签到天数: 28 天

    连续签到: 1 天

    [LV.4]偶尔看看III

    发表于 2017-1-3 15:12:51 |显示全部楼层
    在电子产品盛行的当今,电子产品行业的设计都离不开PCB制图软件,而对于同一软件每个工程师在设计产品,应用该软件设计产品时都会遇到这样或是那样的技术问题。这里我们总结了,一些在用PCB设计时会出现的问题和设计技巧。希望对大家有帮助。(接上篇)
    22、在电路板尺寸固定的情况下,如果设计中需要容纳更多的功能,就往往需要提高PCB的走线密度,但是这样有可能导致走线的相互干扰增强,同时走线过细也使阻抗无法降低,请专家介绍在高速(>100MHz)高密度PCB设计中的技巧?
    在设计高速高密度PCB时,串扰(crosstalk interference)确实是要特别注意的,因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方:
    1.控制走线特性阻抗的连续与匹配。
    2.走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响,找出可容忍的最小间距。不同芯片信号的结果可能不同。
    3.选择适当的端接方式。
    4.避免上下相邻两层的走线方向相同,甚至有走线正好上下重迭在一起,因为这种串扰比同层相邻走线的情形还大。
    5.利用盲埋孔(blind/buried via)来增加走线面积。但是PCB板的制作成本会增加。在实际执行时确实很难达到完全平行与等长,不过还是要尽量做到。
    除此以外,可以预留差分端接和共模端接,以缓和对时序与信号完整性的影响。

    23、模拟电源处的滤波经常是用LC电路。但是为什么有时LC比RC滤波效果差?
    LC与RC滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。因为电感的感抗(reactance)大小与电感值和频率有关。如果电源的噪声频率较低,而电感值又不够大,这时滤波效果可能不如RC。但是,使用RC滤波要付出的代价是电阻本身会耗能,效率较差,且要注意所选电阻能承受的功率。

    24、滤波时选用电感,电容值的方法是什么?
    电感值的选用除了考虑所想滤掉的噪声频率外,还要考虑瞬时电流的反应能力。如果LC的输出端会有机会需要瞬间输出大电流,则电感值太大会阻碍此大电流流经此电感的速度,增加纹波噪声(ripple noise)电容值则和所能容忍的纹波噪声规范值的大小有关。纹波噪声值要求越小,电容值会较大。而电容的ESR/ESL也会有影响。另外,如果这LC是放在开关式电源(switchingregulation power)的输出端时,还要注意此LC所产生的极点零点(pole/zero)对负反馈控制(negative feedback control)回路稳定度的影响。

    25
    、如何尽可能的达到EMC要求,又不致造成太大的成本压力?
    PCB
    板上会因EMC而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferrite beadchoke等抑制高频谐波器件的缘故。除此之外,通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求。以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。
    1
    、尽可能选用信号斜率(slewrate)较慢的器件,以降低信号所产生的高频成分。
    2
    、注意高频器件摆放的位置,不要太靠近对外的连接器。
    3
    、注意高速信号的阻抗匹配,走线层及其回流电流路径(return current path)以减少高频的反射与辐射。
    4
    、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需。
    5
    、对外的连接器附近的地可与地层做适当分割,并将连接器的地就近接到chassis ground
    6
    、可适当运用groundguard/shunt traces在一些特别高速的信号旁。但要注意guard/shunt traces对走线特性阻抗的影响。
    7
    、电源层比地层内缩20HH为电源层与地层之间的距离。

    26
    、当一块PCB板中有多个数/模功能块时,常规做法是要将数/模地分开,原因何在?
    将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声,噪声的大小跟信号的速度及电流大小有关。如果地平面上不分割且由数字区域电路所产生的噪声较大而模拟区域的电路又非常接近,则即使数模信号不交叉,模拟的信号依然会被地噪声干扰。也就是说数模地不分割的方式只能在模拟电路区域距产生大噪声的数字电路区域较远时使用。

    27
    、另一种作法是在确保数/模分开布局,且数/模信号走线相互不交叉的情况下,整个PCB板地不做分割,数/模地都连到这个地平面上。道理何在?
    数模信号走线不能交叉的要求是因为速度稍快的数字信号其返回电流路径(return current path)会尽量沿着走线的下方附近的地流回数字信号的源头,若数模信号走线交叉,则返回电流所产生的噪声便会出现在模拟电路区域内。

    28
    、在高速PCB设计原理图设计时,如何考虑阻抗匹配问题?
    在设计高速PCB电路时,阻抗匹配是设计的要素之一。而阻抗值跟走线方式有绝对的关系,例如是走在表面层(microstrip)或内层(stripline/double stripline),与参考层(电源层或地层)的距离,走线宽度,PCB材质等均会影响走线的特性阻抗值。也就是说要在布线后才能确定阻抗值。一般仿真软件会因线路模型或所使用的数学算法的**而无法考虑到一些阻抗不连续的布线情况,这时候在原理图上只能预留一些 terminators(端接),如串联电阻等,来缓和走线阻抗不连续的效应。真正根本解决问题的方法还是布线时尽量注意避免阻抗不连续的发生。

    29
    、哪里能提供比较准确的IBIS模型库?
    IBIS
    模型的准确性直接影响到仿真的结果。基本上IBIS可看成是实际芯片I/O buffer等效电路的电气特性资料,一般可由SPICE模型转换而得 (亦可采用测量,**较多),而SPICE的资料与芯片制造有绝对的关系,所以同样一个器件不同芯片厂商提供,其SPICE的资料是不同的,进而转换后的IBIS模型内之资料也会随之而异。也就是说,如果用了A厂商的器件,只有他们有能力提供他们器件准确模型资料,因为没有其它人会比他们更清楚他们的器件是由何种工艺做出来的。如果厂商所提供的IBIS不准确,只能不断要求该厂商改进才是根本解决之道。

    30
    、在高速PCB设计时,设计者应该从那些方面去考虑EMCEMI的规则呢?
    一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面. 前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz). 所以不能只注意高频而忽略低频的部分.一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置, PCB迭层的安排, 重要联机的走法, 器件的选择等, 如果这些没有事前有较佳的安排, 事后解决则会事倍功半, 增加成本. 例如时钟产生器的位置尽量不要靠近对外的连接器, 高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射, 器件所推的信号之斜率(slewrate)尽量小以减低高频成分, 选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声。另外,注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loopimpedance尽量小)以减少辐射. 还可以用分割地层的方式以控制高频噪声的范围。最后,适当的选择PCB与外壳的接地点(chassisground)

    31
    、如何选择EDA工具?
    目前的pcb设计软件中,热分析都不是强项,所以并不建议选用,其它的功能134可以选择PADSCadence性能价格比都不错。 PLD的设计的初学者可以采用PLD芯片厂家提供的集成环境,在做到百万门以上的设计时可以选用单点工具。

    32
    、请推荐一种适合于高速信号处理和传输的EDA软件。
    常规的电路设计,INNOVEDA PADS 就非常不错,且有配合用的仿真软件,而这类设计往往占据了70%的应用场合。在做高速电路设计,模拟和数字混合电路,采用Cadence的解决方案应该属于性能价格比较好的软件,当然Mentor的性能还是非常不错的,特别是它的设计流程管理方面应该是最为优秀的。(大唐电信技术专家王升)

    33
    、对PCB板各层含义的解释
    Topoverlay ----
    顶层器件名称,也叫 top silkscreen 或者 top component legend, 比如 R1 C5IC10bottomoverlay----同理multilayer-----如果你设计一个4层板,你放置一个 free pad orvia,定义它作为multilay 那么它的pad就会自动出现在4个层上,如果你只定义它是top layer,那么它的pad就会只出现在顶层上。



    342G以上高频PCB设计,走线,排版,应重点注意哪些方面?
    2G
    以上高频PCB属于射频电路设计,不在高速数字电路设计讨论范围内。而射频电路的布局(layout)和布线(routing)应该和原理图一起考虑的,因为布局布线都会造成分布效应。而且,射频电路设计一些无源器件是通过参数化定义,特殊形状铜箔实现,因此要求EDA工具能够提供参数化器件,能够编辑特殊形状铜箔。Mentor公司的boardstation中有专门的RF设计模块,能够满足这些要求。而且,一般射频设计要求有专门射频电路分析工具,业界最著名的是agilenteesoft,和Mentor的工具有很好的接口。

    35
    2G以上高频PCB设计,微带的设计应遵循哪些规则?
    射频微带线设计,需要用三维场分析工具提取传输线参数。所有的规则应该在这个场提取工具中规定。

    36
    、对于全数字信号的PCB,板上有一个80MHz的钟源。除了采用丝网(接地)外,为了保证有足够的驱动能力,还应该采用什么样的电路进行保护?
    确保时钟的驱动能力,不应该通过保护实现,一般采用时钟驱动芯片。一般担心时钟驱动能力,是因为多个时钟负载造成。采用时钟驱动芯片,将一个时钟信号变成几个,采用点到点的连接。选择驱动芯片,除了保证与负载基本匹配,信号沿满足要求(一般时钟为沿有效信号),在计算系统时序时,要算上时钟在驱动芯片内时延。

    37
    、如果用单独的时钟信号板,一般采用什么样的接口,来保证时钟信号的传输受到的影响小?
    时钟信号越短,传输线效应越小。采用单独的时钟信号板,会增加信号布线长度。而且单板的接地供电也是问题。如果要长距离传输,建议采用差分信号。LVDS信号可以满足驱动能力要求,不过您的时钟不是太快,没有必要的。

    38
    27M,SDRAM时钟线(80M-90M),这些时钟线二三次谐波刚好在VHF波段,从接收端高频窜入后干扰很大。除了缩短线长以外,还有那些好办法?
    如果是三次谐波大,二次谐波小,可能因为信号占空比为50%,因为这种情况下,信号没有偶次谐波。这时需要修改一下信号占空比。此外,对于如果是单向的时钟信号,一般采用源端串联匹配。这样可以抑制二次反射,但不会影响时钟沿速率。源端匹配值,可以采用下图公式得到。

    39
    、什么是走线的拓扑架构?
    Topology,
    有的也叫routingorder.对于多端口连接的网络的布线次序。

    40
    、怎样调整走线的拓扑架构来提高信号的完整性?
    这种网络信号方向比较复杂,因为对单向,双向信号,不同电平种类信号,拓朴影响都不一样,很难说哪种拓朴对信号质量有利。而且作前仿真时,采用何种拓朴对工程师要求很高,要求对电路原理,信号类型,甚至布线难度等都要了解。

    41
    、怎样通过安排迭层来减少EMI问题?
    首先,EMI要从系统考虑,单凭PCB无法解决问题。层叠对EMI来讲,我认为主要是提供信号最短回流路径,减小耦合面积,抑制差模干扰。另外地层与电源层紧耦合,适当比电源层外延,对抑制共模干扰有好处。

    42
    、为何要铺铜?
    一般铺铜有几个方面原因。1,EMC.对于大面积的地或电源铺铜,会起到屏蔽作用,有些特殊地,如PGND起到防护作用。2,PCB工艺要求。一般为了保证电镀效果,或者层压不变形,对于布线较少的PCB板层铺铜。3,信号完整性要求,给高频数字信号一个完整的回流路径,并减少直流网络的布线。当然还有散热,特殊器件安装要求铺铜等等原因。

    43
    、在一个系统中,包含了dsppld,请问布线时要注意哪些问题呢?
    看你的信号速率和布线长度的比值。如果信号在传输线上的时延和信号变化沿时间可比的话,就要考虑信号完整性问题。另外对于多个DSP,时钟,数据信号走线拓普也会影响信号质量和时序,需要关注。

    44
    、除protel工具布线外,还有其他好的工具吗?
    至于工具,除了PROTEL,还有很多布线工具,如MENTORWG2000,EN2000系列和powerpcbCadenceallegrozukencadstar,cr5000等,各有所长。

    <END> 更多技术干货可查阅【快点PCB学院】公众号(ID:eqpcb_cp)

    回复

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    关闭

    站长推荐上一条 /2 下一条

    手机版|爱板网 |网站地图  

    GMT+8, 2017-11-18 01:19 , Processed in 0.104179 second(s), 9 queries , Memcache On.

    苏公网安备 32059002001056号

    Powered by Discuz!

    回顶部