爱板网论坛

查看: 330|回复: 0

[原创] 原创|高速PCB设计中,处理关键信号的注意事项

[复制链接]

主题

好友

915

积分

举人

  • TA的每日心情
    开心
    2017-12-7 17:12
  • 签到天数: 18 天

    连续签到: 1 天

    [LV.4]偶尔看看III

    发表于 2017-11-1 17:11:15 |显示全部楼层
    本期讲解的是PCB设计中处理关键信号的注意事项。
    一、关键信号的识别
    关键信号通常包括以下信号:时钟信号(*CLK*),复位信号(*rest*,*rst*), JTAG信号(*TCK*)
    二、处理关键信号的注意事项
    1. 时钟、复位、100M以上信号及一些关键的总线信号等与其他信号线布线必须满足3W原则,且不跨分割,跨分割时需尽量短,至少有一个参考平面,最好是GND,链路上过孔尽量少,提示 3W原则:边缘间距大于或等于2倍的线宽Display/segments over voids,检查跨分割。
    2. 关键信号, JTAG信号的走线拓扑满足仿真报告中的要求,• JTAG信号 一般由5根测试信号,分别为:TCK、TDI、TDO,TMS,TREST#
    3. 除时序要求外关键信号布局尽量短。
    4. 检查JTAG信号的匹配放置的位置。
    5. 所有关键信号必须使用信号本身的过孔来做ICT测试点,不允许引出stub来加测试点。
    6. 时钟信号尽量走在单板内层且少打过孔,表层尽量短。关键信号不能参考12v电源平面。
    以上便是高速PCB设计中关键信号的一些注意事项,你掌握了吗?
    回复

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    关闭

    站长推荐上一条 /5 下一条

    手机版|爱板网

    GMT+8, 2018-8-15 09:13 , Processed in 0.092814 second(s), 12 queries , MemCache On.

    ICP经营许可证 苏B2-20140176  苏ICP备14012660号-5   苏州灵动帧格网络科技有限公司 版权所有.

    苏公网安备 32059002001056号

    Powered by Discuz!

    返回顶部