爱板网论坛

查看: 1045|回复: 0

[资料] MSP430-F5529的UCS配置详解

[复制链接]

主题

好友

1万

积分

翰林

  • TA的每日心情
    郁闷
    5 小时前
  • 签到天数: 714 天

    连续签到: 9 天

    [LV.9]以坛为家II

    发表于 2017-12-23 15:18:42 |显示全部楼层
    MSP430(F5529)相比MSP430(F149)来讲,功能更加强大。
    UCS简介
    MSP430F5XX/MSP430F6XX系列器件的UCS包含有五种时钟源,依次是:XT1CLK、VLOCLK、REFOCLK、DCOCLK和XT2CLK。这五种时钟的详细介绍请参考该系列芯片的指导手册,其中XT1CLK、VLOCLK、REFOCLK和XT2CLK跟MSP430F1XX系列没有太大区别,学习配置起来也比较简单。

    UCS上电默认状态

    PUC后,UCS模块的默认状态如下:
    [html] view plain copy
    (1)XT1处于LF模式作为XT1CLK时钟源。ACLK选通为XT1CLK。  
    (2)MCLK选通为DCOCLKDIV  
    (3)SMCLK选通为DCOCLKDIV  
    (4)FLL使能,且将XT1CLK作为FLL参考时钟。  
    (5)XIN和XOUT脚设置为通用IO,XIN和XOUT配置为XT1功能前,XT1保持禁用。  
    (6)如果可用的话,XT2IN和XT2OUT被设置为通用IO且保持禁止状态。  

    清楚UCS上电默认状态是非常重要的,这对于理解后面的配置逻辑来说非常重要。

    UCS时钟源切换

    由于REFOCLK、VLOCLK、DCOCLK(这里暂时这么认为)默认状态下是可用的,所以,切换的时候只需要通过UCSCTL4来配置ACLK、SMCLK和MCLK的时钟源即可,而XT1CLK和XT2CLK需要根据硬件的具体配置情况确定,所以,这两者的配置比起前三者来讲,就有些不同了。下面,我们做三个实验:

    (1)将MCLK和SMCLK配置REFOCLK、VLOCLK
    REFOCLK和VLOCLK是芯片默认提供的,只要芯片正常工作,这两个时钟就会正常工作,因此,该时钟配置非常简单,只需要修改UCSCTL4,将SELS和SELM配置为对应的选项VLOCLK或者REFOCLK即可,具体代码如下:
    [cpp] view plain copy
    #include <msp430f5529.h>  

    void main(void) {  
      WDTCTL = WDTPW+WDTHOLD;  

      P1SEL |= BIT0;  
      P1DIR |= BIT0;//测量ACLK用  
      P2SEL |= BIT2;  
      P2DIR |= BIT2;//测量SMCLK用  
      P7SEL |= BIT7;  
      P7DIR |= BIT7;//测量MCLK用  

      //UCSCTL4 = UCSCTL4&(~(SELS_7|SELM_7))|SELS_1|SELM_1; //将SMCLK和MCLK配置为VLOCLK  
      UCSCTL4 = UCSCTL4&(~(SELS_7|SELM_7))|SELS_2|SELM_2; //将SMCLK和MCLK配置为REFOCLK  

      while(1);  
    }  

    上面的代码就实现了将SMCLK和MCLK切换为VLOCLK和REFOCLK,ACLK的操作也是同样的,不作过多解释。
    (2)将MCLK和SMCLK配置XT1CLK
    我手头上的开发板XT1外接的是32.768K的手表时钟晶振,XT1CLK的配置要分为以下几步:
    [cpp] view plain copy
    1.配置IO口5.4和5.5为XT1功能。  
    2.配置XCAP为XCAP_3,即12PF的电容。  
    3.清除XT1OFF标志位。  
    4.等待XT1起振。  

    具体的代码如下:
    [cpp] view plain copy
    #include <msp430f5529.h>  

    void main(void) {  
      WDTCTL = WDTPW+WDTHOLD;  

      P1SEL |= BIT0;  
      P1DIR |= BIT0;//测量ACLK用  
      P2SEL |= BIT2;  
      P2DIR |= BIT2;//测量SMCLK用  
      P7SEL |= BIT7;  
      P7DIR |= BIT7;//测量MCLK用  

      P5SEL |= BIT4|BIT5; //将IO配置为XT1功能  
      UCSCTL6 |= XCAP_3;  //配置电容为12pF  
      UCSCTL6 &= ~XT1OFF; //使能XT1  

      while (SFRIFG1 & OFIFG){  
        UCSCTL7 &= ~(XT2OFFG + XT1LFOFFG + DCOFFG);         // 清除三类时钟标志位  
                                  // 这里需要清除三种标志位,因为任何一种  
                                  // 标志位都会将OFIFG置位  
        SFRIFG1 &= ~OFIFG;                                  // 清除时钟错误标志位  
      }  
      UCSCTL4 = UCSCTL4&(~(SELS_7|SELM_7))|SELS_0|SELM_0;     //将SMCLK和MCLK时钟源配置为XT1  
      while(1);  
    }  

    (3)将SMCLK和MCLK配置XT2
    将SMCLK和MCLK配置为XT2跟配置为XT1的过程基本相同,唯一不同的是,在配置SMCLK和MCLK为XT2之前,需要将ACLK和REFCLK的时钟源,因为ACLK和REFCLK的默认时钟源是XT1,而我们这里并没有配置启动XT1CLK,所以会产生XT1时钟错误,即XT1LFFG,因此,我们先将ACLK和REFCLK配置为芯片自带的时钟(REFOCLK或VLOCLK)或者即将启动的时钟(XT2),此外,XT2配置时不需要配置电容,故将SMCLK和MCLK配置为XT2的代码如下:
    [cpp] view plain copy
    #include <msp430f5529.h>  

    void main(void) {  
      WDTCTL = WDTPW+WDTHOLD;  

      P1SEL |= BIT0;  
      P1DIR |= BIT0;//测量ACLK用  
      P2SEL |= BIT2;  
      P2DIR |= BIT2;//测量SMCLK用  
      P7SEL |= BIT7;  
      P7DIR |= BIT7;//测量MCLK用  

      P5SEL |= BIT2|BIT3; //将IO配置为XT2功能  
      UCSCTL6 &= ~XT2OFF; //使能XT2  

      UCSCTL4 = UCSCTL4&(~(SELA_7))|SELA_1; //先将ACLK配置为VLOCLK  
      UCSCTL3 |= SELREF_2;                  //将REFCLK配置为REFCLK  

      while (SFRIFG1 & OFIFG){  
        UCSCTL7 &= ~(XT2OFFG + XT1LFOFFG + DCOFFG);         // 清除三类时钟标志位  
                                  // 这里需要清除三种标志位,因为任何一种  
                                  // 标志位都会将OFIFG置位  
        SFRIFG1 &= ~OFIFG;                                  // 清除时钟错误标志位  
      }  
      UCSCTL4 = UCSCTL4&(~(SELS_7|SELM_7))|SELS_5|SELM_5;     //将SMCLK和MCLK时钟源配置为XT2  
      while(1);  
    }  
    做完前面三个实验,我们就能掌握MSP430F5XX系列时钟切换的基本操作了,讲的并不详细,有其他疑问请仔细阅读芯片手册或者留言讨论。

    DCO模块详解
    DCO模块在MSP430F5XX系列芯片中非常重要,因为从MSP430F4XX开始,MSP430引用了FLL模块,FLL即锁相环,可以通过倍频的方式提高系统时钟频率,进而提高系统的运行速度。
    DCO模块运行需要参考时钟REFCLK,REFCLK可以来自REFOCLK、XT1CLK和XT2CLK,通过UCSCTL3的SELREF选择,默认使用的XT1CLK,但如果XT1CLK不可用则使用REFOCLK。
    DCO模块有两个输出时钟信号,级DCOCLK和DCOCLKDIV,其中,倍频计算公式如下:
    [cpp] view plain copy
    DCOCLK = D*(N+1)*(REFCLK/n)  
    DCOCLKDIV = (N+1)*(REFCLK/n)  

    其中:
    n即REFCLK输入时钟分频,可以通过UCSCTL3中的FLLCLKDIV设定,默认为0,也就是不分频;
    D可以通过UCSCTL2中的FLLD来设定,默认为1,也就是2分频;
    N可以通过UCSCTL2中的FLLN来设定,默认值为32。
    所以,系统上电后如果不做任何设置,DCOCLK的实际值为2097152,DCOCLKDIV的实际值为1048576。
    另外,配置芯片工作频率还需要配置DCORSEL和DCOx,DCORSEL和DCOx的具体作用如下:
    DCORSEL位于UCSCTL1控制寄存器中的4到6位,共3位,将DCO分为8个频率段。
    DCOx位于UCSCTL0中的8到12位,共5位,将DCORSEL选择的频率段分为32个频率阶,每阶比前一阶高出约8%,该寄存器系统可以自动调整,通常配置为0。

    回复

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    关闭

    站长推荐上一条 /3 下一条

    手机版|爱板网

    GMT+8, 2018-9-25 06:02 , Processed in 0.080435 second(s), 12 queries , MemCache On.

    ICP经营许可证 苏B2-20140176  苏ICP备14012660号-5   苏州灵动帧格网络科技有限公司 版权所有.

    苏公网安备 32059002001056号

    Powered by Discuz!

    返回顶部